> > パナソニック、デジタル信号をアナログデータ化し演算する回路を開発 消費電力を9割削減

パナソニック、デジタル信号をアナログデータ化し演算する回路を開発 消費電力を9割削減

記事を保存

パナソニックは、連続的に変化するアナログデータを安定的に抵抗値として記憶する「強誘電体メモリスタ」を、広くデジタル回路として用いられているCMOS回路上に世界で初めて形成することに成功した。

この結果、同じ回路上でデジタル信号をアナログデータとして扱うことが可能になり、電子回路上で脳の神経細胞の動きを再現する「ニューラルネットワーク」処理に応用した場合、消費電力を最大1/10に削減でき、より複雑・高度化したニューラルネットワーク回路への展開が期待される。

「強誘電体メモリスタ」は、従来の「0」「1」で記憶するデジタルメモリに対し、「0」から「1」までの任意の中間値をアナログデータとして記憶・再生することできるため、多くの情報を記憶することができる。処理データ量が大きくなるほど、電力消費量の削減率をより高めることができる。

今後、データ処理は複雑さを増し、そのための消費電力がさらに増大することから、新しい概念の演算を用いた省電力化が求められていた。この問題を解決する有力な候補の1つに「ニューラルネットワーク回路」があるが、アナログデータの高速かつ安定な記憶が不可欠で、これまで実素子での実証がなされていなかった。

今回の開発では、CMOS回路上に、シード層を介して強誘電体メモリスタを形成する「結晶成長制御技術」、入力されたデジタル信号をアナログ制御により演算した上で、結果を出力する「ハイブリッド回路設計技術」が使われている。

関連セミナー・イベント情報

関連カテゴリ

プレスリリースを受け付けております

環境ビジネスオンラインでは、皆様からの環境に関する情報をお待ちしています。

新製品・新サービス、研究内容、法令情報、イベント・セミナー、海外の環境ビジネス情報など、お気軽にお寄せ下さい。お送り頂いた内容を、編集部にて拝見いたします。

こちらから、必要事項をご記入ください

Copyright © 2012 日本ビジネス出版. All rights reserved.